(19)日本国特許庁(JP)

# (12) 公表特許公報(A)

(11)特許出願公表番号

特表平10-506755

(43)公表日 平成10年(1998) 6月30日

(51) Int.Cl.\*

H01L 29/78

缺別記号

FI

H01L 29/78

301D

301X

301W

審查請求 未請求 予備審查請求 有 (全 24 頁)

(21)出顯番号 **特願平8-511865** (86) (22) 出顧日 (85)翻訳文提出日

平成7年(1995)9月25日 平成9年(1997)3月24日

(86)国際出願番号

PCT/US95/11959

(87)国際公開番号

WO96/10267

(87) 国際公開日 (31)優先権主張番号 313,471

平成8年(1996)4月4日

(32) 任先日

1994年9月27日

(33) 優先権主張国

米国 (US)

(32)優先日

1.1 .

(31)優先権主張番号 384,168 1995年2月6日

(33) 優先権主張国

米国 (US)

(71) 出願人 マイクレル, インコーポレーテッド

アメリカ合衆国 カリフォルニア州

95131 サンホゼ,フォーチュン ドライ

プ 1849

(72) 発明者 シン、マイケル アール.

アメリカ合衆国 カリフォルニア州 95130 サンホゼ、ヒルトン アヴェニュ

- 4386

(72) 発明者 ガーネット, マーティン イー.

アメリカ合衆国 カリフォルニア州

95032 ロス ガトス, ベルリッジ ドラ

イブ 110


(74)代理人 弁理士 内原 晋

最終頁に続く

## (54) 【発明の名称】 エンハンストドリフト領域を備える高電圧模型DMOSデバイス

### (57)【要約】

特異なN型エンハンストドリフト領域 (31) を含みN 型シリコン(22)内に形成された横型DMOSトラン ジスタ構造を開示している。一つの実施例では、ポリシ リコンゲート(26)のメッシュを備えるセル状トラン ジスタを、Nエピタキシアル層(22)内に、P本体領 域 (29)、P\*本体コンタクト領域 (28)、N\*ソー ス(32) およびドレーン(34) 領域、およびNエン ハンストドリフト領域 (31) を伴って形成する。Nエ ンハンストドリフト領域 (31) はエピタキシアル層 (22)よりも高濃度にドープし、ドレーン領域(3 4) およびゲート (26) の間に延びる。ソース領域 (32) およびドレーン領域(34) の列にコンタクト 形成するように金属ストリップ(37/38)を用い る。このNエンハンストドリフト領域(31)は降伏電 圧に目立った低下を生ずることなくオン抵抗を大幅に低 下させるように作用する。



#### 【特許請求の範囲】

·1..横型DMOSトランジスタの構造であって、

第1のドーパント濃度と上表面を有する第1の導電型の半導体材料と、 前記半導体材料の前記上表面に被さり絶縁されている等電性ゲートと、

・前記第1の導電型の前記半導体材料の内部に全体が形成された第1の領域であって、その形成時に前記導電性ゲートとセルファラインされており、前記DMO Sトランジスタのエンハンストドリフト領域を形成するように前記第1の導電型を備え前記第1のドーパント濃度よりも大きい第2のドーパント濃度を有する第1の領域と、

前記半導体材料の内部に形成された第2の領域であって、前記DMOSトランジスタのドレーン領域を形成するように前記第1の導電型を備え前記第2のドーパント混度よりも大きい第3のドーパント混度を有し、前記第1の領域に接触しているとともに第1の降伏電圧の達成に必要な第1の距離だけ前記導電性ゲートから分離されている第2の領域と、

前記半導体材料の内部に形成された第3の領域であって、前記DMOSトランジスタの本体領域を形成するように前記第2の導電型を備え第4のドーパント造度を有し、前記導電性ゲートに被さる第1の端部を有し、前記ゲートの下の前記半導体材料の残余の部分全部を前記第1の導電型とする第3の領域と、

前記半導体材料の内部に形成された第4の領域であって、前記DMOSトランジスタのソース領域を形成するように前記第1の得電型を備え前記第3のドーパント温度を有し、前記第3の領域の内部に配置された第4の領域と、

を含み、前記第1の領域が前記DMOSトランジスタのオン抵抗を前記第1の領域なしのDMOSトランジスタに比べて減少させるように作用する 機型DMOSトランジスタの構造。

- 2. 前記第3の領域の内部に形成され、前記第2の導電型を備えるとともに前記第4のドーパント器度よりも大きい第5のドーパント温度を有する第5の領域を さらに含む請求項1記載の構造。
- 3. 前記第2の領域が前記第1の領域の内部に配置されている時水項1記載の棋
- さり電気的に接触する材料の第2の導電性ストリップを含み、

前記複数の実質的に互いに同一のエンハンストドリフト領域が前記DMOSトランジスタのオン抵抗を前記複数の実質的に互いに同一のエンハンストドリフト領域なしのDMOSトランジスタに比べて減少させるように作用する 請求項1記載の構造。

- 10. 前記メッシュの前記別口の各々が長対角線と短対角線とを有する細長い菱形に近似している請求項9記載の構造。
- 1. 前記長対角線の前記短対角線に対する比が約1.2以上である請求項10 記載の構造。
- 12 前記長対角線の前記短対角線に対する比が約1 5以上である顕求項10 記載の構造。
- 13. 前記間口の各々が約45°乃至85°の範囲内の二つの内角と約135°乃至95°の範囲内の二つの内角とを有する平行四辺形である請求項10記載の維持。
- 14. 各々が前記本体領域の一つの内部に形成され、前記第2の導電型を有する とともに前記第4のドーパント設度よりも大きい第5のドーパント選度を有する 複数の第5の領域をさらに含む

#### 請求項の記載の構造。

- 15. 前記ドレーン領域の各々が前記エンハンストドリフト領域の一つにそれぞれ配置されている請求項9記載の構造。
- 16. 前記開口の各々が菱形に近似するように45°の倍数の内角を成して形成されている請求項9記載の構造。
- 17. 前記トランジスタが集積回路内の他の構成要素と相互接続されている請求 項 9 記載の構造。
- 18. 前記トランジスタを個別部品として形成した請求項9記載の構造。
- 19.セル構造として形成したDMOSトランジスタであって、

第 1 の導電型および第 1 のドーパント温度を有し上表面を備える半導体材料と

造。

- 4. 前記第1の導電型がN型である請求項1記載の構造。
- 5. 前記半導体材料がエピタキシアル層である請求項 7 記載の構造。
- 6. 前配半導体材料が前記第1の導電型のウェル領域である請求項1記載の構造
- 7. 前記トランジスタが集積回路の中の他の構成素子と相互接続されている請求項1記載の構造。
- 8. 前記トランジスタが個別部品として形成されている請求項1記載の構造。

前記導電性ゲートが実質的に互いに同一の複数の間口を有するメッシュを含み

前記第1の領域が前記DMOSトランジスタの複数の実質的に互いに関一のエンハンストドリフト領域の一つであり、

前記第2の領域が前記DMOSトランジスタの複数の実質的に互いに同一のドレーン領域であって、前記ドレーン領域の各々が前記エンハンストドリフト領域の一つにそれぞれ接触するとともに前記導電性ゲートから前記第1の距離だけ分離され前記メッシュの前記間ロの一つの下にそれぞれ位置し、

前記第3の領域が前記DMOSトランジスタの複数の実質的に互いに同一の本体領域であって、各々が前記導電性ゲートの下に位置する第1の強部を有する本体領域の一つであり、

前記第4の領域が、前記DMOSトランジスタの複数の実質的に互いに同一の ソース領域であって各々が前記本体領域の一つにそれぞれ配置されるとともに前 記メッシュの前記関ロの一つの下に位置するソース領域の一つであり、

前記ソース領域の第1の列の中央部分に被さり電気的に接触する材料の第1の 導電性ストリップであってソース電圧への接続用の第1の導電性ストリップを含 み、

前記ソース領域の第1の列に隣接するドレーン領域の第2の列の中央部分に被

前記半導体材料の前記上表面に被さり絶縁されている導電性ゲートであって、 長対角線および短対角線を有する組長い菱形に各々が近似する複数の実質的に互 いに向一の複数の間口を有するメッシュを形成する導電性ゲートと、

前記DMOSトランジスタの実質的に互いに同一のエンハンストドリフト領域を形成するように前記第1の導電型を有するとともに前記第1のドーパント濃度よりも大きい第2のドーパント濃度を有する前記半導体材料の複数の第1の領域

前記DMOSトランジスタの実質的に互いに同一のドレーン領域を形成するように前記第1の導電型を有するとともに前記第2のドーパント温度よりも大きい第3のドーパント温度を有する前記半導体材料の模数の第2の領域であって、各々が前記第1の領域の一つにそれぞれ接触し第1の時伏電圧の遅成に必要な第1の距離だけ前記等電性ゲートから離れており前記メッシュの前記開口の一つの下にそれぞれ位置する複数の第2の領域と、

前記DMOSトランジスタの実質的に互いに同一の本体領域を形成するように 第2の導電型を有するとともに第4のドーパント談度を有する前記半導体材料の 複数の第3の領域であって、各々が前記導電性ゲートの下に位置する第1の端部 を有する複数の第3の領域と、

前記DMOSトランジスタの実質的に互いに同一のソース領域を形成するように各々が前記第1の導電型を有するとともに前記第3のドーパント温度を有する

前記半導体材料の複数の第4の領域であって、各々が前記第3の領域の一つの内部にそれぞれ配置され前記メッシュの前記開口の一つの下に位置する複数の第4の領域と、

前記ソース領域の第1の列の中央部に被さるとともに電気的に接触する材料の第1の導電性ストリップであってソース電圧への接続用の第1の導電性ストリップと、

前記ソース領域の前記第1の列に隣接するドレーン領域の第2の列の中央部に 被さるとともに電気的に接触する第2の等電性ストリップと

を含み、前記第1の領域が前記DMOSトランジスタのオン抵抗を前記第1の領

域なしのDMOSトランジスタに比べて減少させるように作用する セル構造のDMOSトランジスタ。

20. 前記ゲートの前記閉口の各々が変形に近似するように45の倍数の内角を 成して形成されている請求項19記載のDMOSトランジスタ。

方に直接に影響する。N・ドレーン領域 1 4 および本体領域 1 5 (またはゲート 13) との間のN・エピタキシアル度11のドーピングは低速度であるので、こ の層11はMOSFETがオフのときに領域14および15の間に比較的大きい 空芝領域を生じさせ、これら領域 7 4 および 1 5 の間のシリコンの降伏を防止す る。しかし、N-エピタキシアル暦11はNOSFETがオンのときにチャンネ ル領域とドレーン領域14との間で高抵抗を急する。したがって、従来のLDM OSトランジスタでは、降伏電圧を高くするとオン抵抗が大きくなる。

求められているのは高い降伏電圧を有ししかもオン抵抗の小さい新規なLDM OSトランジスタである。

### 概要

エンハンストドリフト領域を含むLDMOSトランジスタを閉示する。一つの 実施例では、N-エピタキシアル層に、ポリシリコンゲート、N-ソースおよびド レーン領域、P本体領域、P・本体コンタクト領域およびNエンハンストドリフ ト領域を伴うトランジスタを形成する。Nエンハンストドリフト領域はN・ドレ ーン領域とゲートとの間に形成される。このNエンハンストドリフト領域はトラ ンジスタのオン抵抗を寄しく低下させるが、Nエンハンストドリフト領域の不純 物濃度によっては降伏電圧はごく僅かしか低下させない。

他の実施例においては、ゲートがエンハンストドリフト領域を覆うフィールド 酸化膜を部分的に使っている。フィールド酸化原があるために、トランジスタの ミラー容量が著しく低下し、降伏電圧がさらに高くなる。

さらに他の実施例はセルトランジスタ構成を用い、円形、八角形、方形、菱形 、三角形など多様な影状の閉口を備えるポリシリコンゲートメッシュを含む。そ のトランジスタはN-エピタキシアル層内に、ポリシリコンゲートメッシュ、複 合N・ソースおよびドレーン領域、複合P本体領域、複合P・本体コンタクト領域 および複合Nエンハンストドリフト領域を伴って形成される。ソースおよびドレ 一ン領域の別のコンタクト形成用に金属ストリップを用いる。

#### 図面の簡単な説明

図 T は従来のL DMOSトランジスタの断面図である。

図2はこの発明の一つの実施例によるエンハンストドリフト領域を含むLDM

#### 【発明の詳細な説明】

エンハンストドリフト領域を備える・・ 高電圧検型DMOSデバイス

### 関連出観の相互参照

この出版はジェイムズ シー、モイヤー、マーティン ジェイ、オルター、およ びヘルムート アール、リフティン名蓋の米国特許出願第08/155、029 号、米国特許第5、355、00B号「セル状MOSトランジスタアレー用の夏 形ゲートメッシュ」の分割出版である米閣特許出版08/313、471号、米 国特許第5、447、876号の一部総統出顧である。

#### 発明の分野

この免明は複型二重拡散MOS(LDMOS)トランジスタに関し、より許し くいうと、時伏電圧が高くオン抵抗が低い改良型LDMOSトランジスタに関す る。

#### 発明の背景

高い降伏電圧を有する低オン抵抗LDMOSトランジスタは高電圧動作で電力 損失が小さいので望ましい。ドレーン領域とゲートとの間の距離を大きくするこ とによって降伏電圧を高めることはこの技術分野で周知である。しかし、ドレー ン領域とゲートとの間の距離の増大はLDMOSトランジスタのオン抵抗を増加 させて望ましくない。

図1は従来のLDMOSトランジスタの断面図であってオン抵抗増加の原因の 一郎を図解するものである。図1において、P丛板10はその全面に形成したN - エピタキシアル暦 1 1 を傾える。N-エピタキシアル層 1 1 の装面には酸化物種 1 2を形成し、その上にゲート13を形成する。N-エピタキシアル層11の表 面内にはN・ドレーン領域1.4 およびP本体領域1.5を形成する、P本体領域1 5の表面内にN・ソース領域16およびP・本体コンタクト領域17を形成する。 ソースコンタクト 1 8 はN・ソース領域 1 6 およびP・本体コンタクト領域の両方 に接触している。

N・ドレーン領域14とゲート13との間の距離がオン抵抗と降伏電圧との両

OSトランジスタの断面図である。

図3はこの発明のもう一つの実施例による代替的なエンハンストドリフト領域 を含むLDNOSトランジスタの断面図である。

図4はこの発明のもう一つの実施例によるフィールド酸化却およびエンハンス トドリフト領域を含むLDMOSトランジスタの断面図である。

図 5 はこの発明のもう一つの実施例によるフィールド酸化部および代替的なエ ンハンストドリフト領域を含むLDNOSトランジスタの断面図である。

図6はこの発明の一つの実施例による網状のゲートおよび亜形のソースおよび ドレーン領域を有するセル状トランジスタの上面図である。

図7は図6の紐7ーフでみたトランジスタ構造の一部の断面図を含む斜視図で あってエンハンストドリフト領域を示す図である。

図8は図6のものと同様のセル状トランジスタであってこの発明のもう一つの 実施例によるプロペラ型のソースおよびドレーン領域を有するセル状トランジス タの上面図である。


図9は図6の線7ーフでみた代替的トランジスタ構造の一部の断面図を含む斜 視図であって代替的エンハンストドリフト領域を示す図である。

### 好適な実に例の詳細な説明


図2はこの発明によるトランジスタの一実託例の種々の領域および層を図解し ている。一つの実施例における出発基柢は抵抗率およそ6オームセンテメートル のP型シリコン基板2分である。その基板20の表面に慣用の技術を用いて厚さ 約10ミクロンのN-エピタキシアル暦22を成長させる。一つの実施例ではエ ピタキシアル暦22の抵抗率は約0.8オームセンチメートルである。トランジ スタは、N-エピタキシアル層に形成する代わりにP型基板20内のNウェルに 形成することもできる。


代替的な実施例では、基板20はN型シリコン基板にする。その代替的実施例 では、エピタキシアル居なしにトランジスタを基板内に直接に形成する。ここに 記載する実に例すべてにおいて、母哲型は逆にできる。


必要があれば、N・塩込み度23をN・エピタキシアル暦22と番板20との間 の境界面に度知の技術により形成して、寄生PNPトランジスタのペータを促滅



[25]







•


•

·.

.

•

•



· ·

.

-

## フロントページの続き

- (81) 指定国 EP(AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, M C. NL. PT. SE), OA(BF, BJ, CF, CG , CI, CM, GA, GN, ML, MR, NE, SN, TD, TG), AP(KE, MW, SD, SZ, UG), AM, AT, AU, BB, BG, BR, BY, CA, C H. CN, CZ, DE, DK, EE, ES, FI, GB . GE. HU. IS. JP. KE. KG. KP. KR. KZ, LK, LR, ĹT, LU, LV, MD, MG, M K, MN, MW, MX, NO, NZ, PL, PT, RO . RU. SD. SE. SG. SI. SK. TJ. TM. TT, UA, UG, UZ, VN
- (72) 発明者 モイヤー、ジェイムズ シー、 アメリカ合衆国 カリフォルニア州 '95129 サンホゼ、ウィステリア ウェイ 6381
- (72) 発明者 オルター、マーティン ジェイ. アメリカ合衆国 カリフォルニア州 94022 ロス アルトス パサ ロブレス アヴェニュー 225
- (72) 発明者 リフティン、ヘルムート アール. アメリカ合衆国 カリフォルニア州 95014 クペルティーノ、ウェストリン ウェイ 988, ナンバー 2

. •

# 【国際調査報告】

## INTERNATIONAL SEARCH REPORT

International application No. PCT/US95/11959

A. CLASSIFICATION OF SUBJECT MATTER			
IPC(6) :HOIL 29/78, 27/092, 27/105			
US CL : 257/336, 401, 491, 492 .  According to International Patent Classification (IPC) or to both national classification and IPC			
B. FIELDS SEARCHED			
Minimum documentation scarched (classification system followed by classification symbols)			
U.S. : 257/336, 401, 491, 492			
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched			
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)			
C. DOCUMENTS CONSIDERED TO BE RELEVANT			
Category	Citation of document, with indication, where a	opropriate, of the relevant passages	Relevant to claim No.
X,P	US. A. 5,406,110 (KWON ET AL) 11 April 1995, see fig. 4.		1-9
Υ,			1, 10, 16, 17, 19 & 20
Y,P	V,P US, A, 5,412,239 (WILLIAMS) 02 May 1995, see fig. 7B.		1, 10, 16, 17, 19 & 20
A US, A, 4,922,327 (MENA ET AL) *1 May 1990, entire document.			
Fund	er documents are listed in the continuation of Box C	. See patent family annex.	
* Special categories of exect documents: T later document published after the intermedical filling due or priority			
"A" the comment de liming the general attent of the art which is not considered fatte and not in conflict with the application but card to understand the principle of theory underlying the invention			
to be of particular relevance			
"E" carlier document published on or after the international filing date "L" designant which may throw doubts on priority claim(s) or which in		considered novel or cannot be considerated the document is taken alone	
circl to multiply the publication date of another cluster or other			e chizoed investion enemal be
"O" document referring to an oral disclosure, use, exhibition or other		combined to swoter as inventive combined with one or more other such	stop when the document is document, such combination
the priority date claimed			
Date of the actual completion of the international search Date of mailing of the international search report			
21 DECEMBER 1995 3 0 JAN 1998			
Name and mailing address of the ISA/US  Commissioner of Patents and Trademarks  Authorized officer			
Box PCT		DONALD L. MONIN ) (CEECLES)	
1		Telephone No. (703) 308-4895	